Under-Construction

Verilog 自習帳

まったくのゼロからの初心者がVerilog を学習していく過程での自習メモです。 今からはじめようという、同志にとって、少しでも役に立つことがあれば、と思ってメモを 残しながら学習するようにしています。

なにぶん、初心者のすることですので、間違いも多いと思います。 気づかれた方はご連絡いただければ訂正してゆきたいと思います。

目次

2007/09/09: リンク切れを修正(ご指摘感謝)。



近藤靖浩